BENEMÉRITA UNIVERSIDAD AUTÓNOMA DE PUEBLA FACULTAD DE CIENCIAS DE LA ELECTRÓNICA PROGRAMA DE ESTUDIOS DE LA MAESTRÍA EN INGENIERÍA ELECTRÓNICA CON OPCIÓN EN INSTRUMENTACIÓN DIGITAL

0
0
11
8 months ago
Preview
Full text
  BENEMÉRITA UNIVERSIDAD AUTÓNOMA DE PUEBLA FACULTAD DE CIENCIAS DE LA ELECTRÓNICA PROGRAMA DE ESTUDIOS DE LA MAESTRÍA EN   INGENIERÍA ELECTRÓNICA CON OPCIÓN EN   INSTRUMENTACIÓN DIGITAL NOMBRE DE LA  CODIGO MIE102   Sistemas Digitales ASIGNATURA  : CARRERA: Maestría en Ingeniería Electrónica  ACADEMIA DE AREA ESPECÍFICA Opción en Instrumentación DigitalMODALIDAD TIPO DE ASIGNATURA  : TEORICA-  ESCOLARIZADA EXPERIMENTAL HRS. TEÓRICAS/ PERIODO: 40 HRS. PRÁCTICAS/ PERIODO : 40 HRS. TOT/ PERIODO: 80 NÙMERO DE CREDITOS: 6  HRS. TEÓRICAS/ SEMANA: 2.5 HRS. PRÁCTICAS/ SEMANA: 2.5 PERIODO EN QUE SE IMPARTE: PRIMERO.  PRE-REQUISITOS: Ninguno FECHA DE ELABORACIÓN DEL PROGRAMA :   Agosto 2008 PROGRAMA ACTUALIZADO POR: Comité Académico de la MIE  FECHA: AGOSTO DE 2008   PROGRAMA REVISADO POR: Ana María Rodríguez Domínguez FECHA: AGOSTO DE 2008 PROGRAMA APROBADO POR: Comité académico de la MIE FECHA:   JUSTIFICACIÓN:   En este curso se reafirma el análisis, la síntesis y el diseño de los sistemas digitales, pero ahora se retoman en un enfoque más actual, de acuerdo al estado del arte, utilizando un lenguaje de descripción de hardware y los FPGAs pudiendo crear sistemas con mejores y mayores perspectivas.  UBICACIÓN Y RELACIÓN CON OTRAS ASIGNATURAS: NIVEL EN EL QUE SE IMPARTE: Maestría PRERREQUISITO: Ninguno CO-REQUSITO: Ninguno COLATERAL: Electrónica Analógica, Señales y Sistemas, Electrónica de Potencia CONSECUENTE: Diseño Digital 2 OBJETIVO GENERAL:   El estudiante diseñará e implementará sistemas digitales utilizando técnicas modernas: un Lenguaje de Descripción de Hardware y Dispositivos Programables  RESUMEN O DESCRIPCIÓN:   En este curso se aborda uno de los más extendidos lenguajes de descripción de hardware, el VHDL, sus utilidades y aplicaciones y las herramientas y metodologías para sintetizar sistemas digitales en FPGAs, que son los dispositivos programables más ampliamente usados para generar tanto prototipos como sistemas finales de aplicación. El aprendizaje se refuerza con abundantes simulaciones y prácticas.UNIDAD TEMATICA:1 NOMBRE DE LA UNIDAD TEMÁTICACONTENIDO DE LA UNIDAD:  1.3 VHDL  HORAS TOTALES POR UNIDAD: 3   1 Lectura Las tres columnas Examen y tarea  1.3.4.3 Físico   1.3.4.2 Arquitectural  1.3.4.1 Funcional  1.3.4 Niveles de Abstracción en el Diseño con VHDL  1.3.3.2 Descendente  1.3.3.1 Ascendente  1.3.3 Metodologías de Diseño utilizando VHDL  1.3.2 Diseño Digital con VHDL  1.3.1 Breve Reseña Histórica de VHDL  _____________________________________________________________________________ Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.  CONTENIDO TEMÁTICO  1.2.3 Ejemplos de HDLs  1.2.2 Diferencias con los Lenguajes de Software  1.2.1 ¿Qué son los HDLs?  1.2 Características de los HDLs  1 Investigación Mesa redonda Examen y tarea  1.1.2 Necesidad de los HDLs  1.1.1 Diseño Digital antes de los Lenguajes de Descripción de Hardware (HDLs)  1.1 Antecedentes  T L P E  Estrategias didácticas sugeridas Clave Bibliográfica a usar Forma de evaluación  Carga Horaria Nombre de la Actividad Práctica o Extra- clase  lenguajes de programación  OBJETIVO ESPECÍFICO: El estudiante reconocerá la importancia de los HDLs, sus características, aplicaciones y sus diferencias con los  Lenguajes de Descripción de Hardware  1 Investigación Mesa redonda Examen y tareaUNIDAD TEMATICA:2 NOMBRE DE LA UNIDAD TEMÁTICACONTENIDO DE LA UNIDAD:  2.4.4 Arquitectura de los FPGAs de Xilinx  1 Investigación Exposición del estudiante  Examen y tarea  2.4 FPGAs  2.4.1 Características  2.4.2 Aplicaciones y ventajas  2.4.3 Diferentes fabricantes de FPGAs   Bloque de Entrada-Salida (IOB)  Matriz de Interconexiones  2.4.4.1 Bloque Lógico Configurable (CLB)  2.3.3 Elementos comerciales  2.5 Investigación Exposición del estudiante  Examen y tarea  2.5 ASICs  0.5 Investigación Exposición del estudiante  Examen y tarea  2.3.4 Ejemplos de Aplicaciones  _____________________________________________________________________________ Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.  Dispositivos Lógicos Programables  1 Lectura Examen y tarea  OBJETIVO ESPECÍFICO: El estudiante conocerá los diferentes tipos de Dispositivos Lógicos Programables y sus características con el fin de tener las bases para seleccionar el dispositivo adecuado para cada aplicación.  Carga Horaria Nombre de la Actividad Práctica o Extra- clase  Estrategias didácticas sugeridas Clave Bibliográfica a usar Forma de evaluación  T L P E  2.1 Lógica Programable  2.1.2 Evolución de la Lógica Digital  2.1.3 Clasificación de los Dispositivos Programables  2.2 SPLDs  2.3.1 Características  2.2.1 Características  2.2.2 Arquitectura  2.2.3 Elementos comerciales   Ejemplos de Aplicaciones  1 Investigación Exposición del estudiante  Examen y tarea  2.3 CPLDs  2.3.2 Arquitectura  2.6 Plataforma de Desarrollo  1 Lectura Exposición Examen  2.6.1 Computadora con  2.6.2 Herramienta CAD (Diseño Asistido por Computadora) computado  2.6.2.1 Xilinx ISE ra y red2.6.3 Tarjeta de desarrollo  2.6.3.1 Spartan 3 Starter Board (o la que dispongan)  7 HORAS POR UNIDAD _____________________________________________________________________________ Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.CONTENIDO DE LA UNIDAD:3.1.2 Arquitectura3.1.2.1 Descripción Comportamental  3.2.2 Identificadores  Examen y tarea  1 Investigación y ejercicios Exposición y ejercicios  1  3.3 Constantes y variables  Examen y tarea  1 Investigación y ejercicios Exposición y ejemplos  1  3.2.7 Cadenas de bits  3.2.6 Cadenas de caracteres  3.2.5 Caracteres  3.2.4 Números  3.2.3 Palabras reservadas  _____________________________________________________________________________ Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.  UNIDAD TEMATICA: 3 NOMBRE DE LA UNIDAD TEMÁTICA  3.2 Elementos Léxicos  Examen y tarea  1 Investigación y ejercicios Exposición y ejercicios  1  3.1.2.3 Descripción Estructural  3.1.2.2 Descripción Flujo de Datos  3.1.1 Entidad  3.1 Estructura de una descripción en VHDL  T L P E  Estrategias didácticas sugeridas Clave Bibliográfica a usar Forma de evaluación  Carga Horaria Nombre de la Actividad Práctica o Extra- clase  El estudiante reconocerá la importancia de los HDLs en la descripción estandarizada de circuitos y utilizará los recursos de VHDL para describir hardware de diversas maneras.  OBJETIVO ESPECÍFICO:   Sintaxis del VHDL   3.2.1 Comentarios  _____________________________________________________________________________ Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.  3.7 Estructuras secuenciales  2  3 Ejercicios Ejemplos y prácticas Examen y prácticas  3.6 Estructuras de Ejecución Concurrente  3.6.1 When  3.6.2 With  3.6.3 Block  2  5 Ejercicios Ejemplos y prácticas Examen y prácticas  3.7.1 Instrucción if  3.5.9 Referencia a los elementos de un arreglo  3.7.2 Instrucción case  3.7.3 Instrucción loop  3.7.4 Instrucción next  3.7.5 Instrucción exit  3.7.6 Instrucción while  3.7.7 Instrucción for  3.7.8 Instrucción assert  2  3.5.10 Partes de un arreglo  3.5.8 Operaciones con arreglos  3.4 Tipos de Datos Escalares  3.4.9 Expresiones y operadores  3.4.1 Subtipos y rangos  3.4.2 Tipos enteros  3.4.3 Tipos de punto flotante  3.4.4 Tipos físicos  3.4.5 Tipos enumerados  3.4.6 Booleanos  3.4.7 Bits  3.4.8 Lógica estándar  1  3.5.7 Puertos de Arreglos no restringidos  1 Ejercicios Ejemplos y prácticas Examen y prácticas  3.5 Datos del tipo Arreglo  3.5.1 Los agregados de los arreglos  3.5.2 Atributos de los arreglos  3.5.3 Tipos de arreglos no restringidos  3.5.4 Cadenas de caracteres  3.5.5 Vectores de bits  3.5.6 Arreglos de lógica estándar  5 Ejercicios Ejemplos y prácticas Examen y prácticas  _____________________________________________________________________________ Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.  1  7   3 Ejercicios Ejemplos y prácticas Examen y prácticas  1  3.12 Paquetes  6 Ejercicios Ejemplos y prácticas Examen y prácticas  2  3.11.2 Procedimientos  3.11.1 Funciones  3.11 Subprogramas  2 Ejercicios Ejemplos y prácticas Examen y prácticas  3.10 Bibliotecas  3.8 Descripciones Comportamentales  Examen y prácticas  3.9.2 Mapeo de puertos 2 5 2 Ejercicios Ejemplos y prácticas  3.9.1 Instanciación de entidades  3.9 Descripciones Estructurales  5 Ejercicios Ejemplos y prácticas Examen y prácticas  2  3.8.5 La lista de sensitividad  3.8.4 Instrucción process  3.8.3 Instrucción wait  3.8.2 Atributos de las señales  3.8.1 Asignación de señalesHORAS POR UNIDADCONTENIDO DE LA UNIDAD:  _____________________________________________________________________________ Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.  1 Proyecto Ejemplos y prácticas Examen y prácticas  4   9   2 Proyecto Ejemplos y prácticas Examen y prácticas  4.5 Síntesis  1 Proyecto Ejemplos y prácticas Examen y prácticas  4.4.1 Bancos de Pruebas  4.4 Simulación  1 Proyecto Ejemplos y prácticas Examen y prácticas  2. Contadores  Máquinas de Estado  4.3 Circuitos Secuenciales 1.  1 Proyecto Ejemplos y prácticas Examen y prácticas  4.2 Circuitos Combinacionales  3.1.3 Programación  UNIDAD TEMATICA: 4 NOMBRE DE LA UNIDAD TEMÁTICA  4.1 Flujo de Diseño  Implementación de Sistemas Digitales utilizando HDLs y FPGAs  OBJETIVO ESPECÍFICO:   El estudiante reconocerá la importancia de los HDLs en la síntesis de circuitos, analizará diferentes problemas reales, diseñará la solución, construirá su descripción en un HDL, la sintetizará utilizando herramientas CAD y la probará en un FPGA. Conocerá y aplicará el VHDL y los FPGAs de Xilinx  Carga Horaria Nombre de la Actividad Práctica o Extra- clase  Estrategias didácticas sugeridas Clave Bibliográfica a usar Forma de evaluación  T L P E  3.1.1 Especificación del Diseño  3.1.2.3 Colocación y Ruteo  3.1.1.1 Descripción en VHDL  3.1.1.2 Síntesis  3.1.1.3 Simulación  3.1.2 Implementación  3.1.2.1 Traducción  3.1.2.2 MapeoHORAS POR UNIDAD  _____________________________________________________________________________ Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.  PROCEDIMIENTO DE EVALUACIÓN   INSTRUMENTO % UNIDADES TEMÁTICAS TIPO DE EVALUACIÓN   1.- 3 EXÁMENES PARCIALES 60 1º. 1 y 2 2º. 3 3º. 4  Diagnóstica, Sumativa 2.- SIMULACIONES EN COMPUTADORA Y PRÁCTICAS  20 3 y 4 Diagnóstica, Formativa 3.- TAREAS 5 1, 2 3 y 4 Orientadora, Formativa 4.- PROYECTO  15  4 De control y seguimiento del rendimiento, Sumativa  100   BIBLIOGRAFÍA: Titulo Autores Año de Edición EDITORIAL Localización  P.Ashenden 1996 Morgan Kaufmann The Designer’s Guide to  VHDL Digital Design and ModelingC. Chang 1997  IEEE Computer Society with VHDL and Synthesis Press  VHDL. Lenguaje para  F. Pardo 1999 Ra-Ma síntesis y modelado de circuitos  VHDL Lenguaje Estándar de L. Terés, Y. Torroja, S. 1998 Mc-Graw Hill Diseño Electrónico Olcoz, E. Villar  _____________________________________________________________________________ Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.